# Modelagem de conversor boost integrado a motor e projeto de conversor boost intercalado corretor de fator de potência

Vander Silvio da Silva Júnior Grupo de Eletrônica de Potência e Controle Universidade Federal de Santa Maria Santa Maria, RS, Brasil vander.silva@acad.ufsm.br

*Resumo*—Este artigo apresenta a modelagem do modelo de pequenos sinais da etapa de carregamento de um conversor integrado a uma máquina elétrica para fins de controle e a implementação de um conversor *boost* intercalado de duas fases controlado em modo de corrente média e modo de condução contínua por um DSP TMS320F28379D. Resultados de simulação e experimentais são apresentados para validar o sistema implementado.

Index Terms—Switching converters, DC–DC converter, interleaved boost, small-signal model, controller design

### I. INTRODUÇÃO

O processo de eletrificação dos transportes vem ocorrendo pelo crescimento da adoção de veículos elétricos alimentados por bateria e veículos elétricos híbridos carregáveis pela rede. Nesse sentido, há uma busca pela redução de custos e maximização do tempo de autonomia desses veículos. Por um lado, o desenvolvimento de tecnologia das baterias desempenha um papel fundamental nessa tarefa. Por outro, os sistemas de carregamento de baterias têm recebido muita atenção nos últimos anos para reduzir o tempo de carregamento e preservar a vida útil da bateria.

Esses sistemas de carregamento são divididos em Carregadores a Bordo (CaB) e carregadores externos. Um carregador externo é um sistema que está fora do veículo e costuma ser mais volumoso e capaz de carregamentos mais rápidos, com conexão direta ao barramento da bateria do veículo. Já um carregador a bordo é montado no veículo elétrico. A literatura relata muitas soluções de CaB monofásicos e trifásicos [1].

Uma estratégia possível para redução do volume dedicado aos CaB é a integração de componentes de tração ao processo de carregamento, isto é, usando-se o motor ao invés de componentes magnéticos específicos à etapa de carregamento, bem como utilizando os inversores de potência de acionamento do motor enquanto conversores na etapa de carregamento. Sobre isso, diversas topologias já foram propostas e estudadas a fim de efetuar essa integração entre o sistema de tração e de carregamento [2]–[5]. Tais topologias precisam garantir que não ocorra movimento do motor enquanto ele é usado no estágio de carregamento, devido ao torque causado durante o seu uso. Ainda, diferentes soluções são empregadas para as diferentes topologias propostas, as quais necessitam de mais ou de menos componentes dedicados ao carregamento ou da reconfiguração do sistema de tração presente para o modo de carregamento. Algumas utilizam motores convencionais, trifásicos, enquanto outras utilizam motores menos convencionais, seja por terem acesso ao neutro do estator, segmentação das fases do estator ou uso de motores com número de fases diferente do convencional.

Nesse contexto, em [6] propôs-se e analisou-se uma topologia de um conversor CA/CC corretor de fator de potência formado a partir dos componentes de tração, necessitando apenas da adição de uma ponte de diodos retificadora monofásica, apresentado na figura 1. Tal conversor atua no modo de carregamento como um conversor *boost* intercalado de duas fases, com particularidades no funcionamento dos indutores.

Neste artigo é apresentada a modelagem da etapa de carregamento da topologia supracitada, além do projeto e apresentação de resultados de simulação e experimentais da etapa intermediária de projeto em escala, em que se usou os interruptores e diodos já projetados, mas indutores discretos ao invés do motor e capacitância, carga e tensões menores.

# II. CORREÇÃO DO FATOR DE POTÊNCIA COM CONVERSOR BOOST INTERCALADO

## A. Princípio de funcionamento

O mero acoplamento de um capacitor a um retificador pode levar a uma forma de onda de saída adequada, mas gera um pico considerável na forma de onda da corrente de entrada, que foge da forma de onda senoidal.

A correção do fator de potência (PFC) ocorre pela aproximação do formato de onda da corrente de entrada ao formato de onda da tensão de entrada através do controle de um conversor CC-CC por meio do controle dos interruptores do circuito.

#### B. Modo de condução

Enquanto a forma de condução crítica ou descontínua são alternativas para potências mais baixas, é comum o uso do modo de condução contínua dos indutores para potência de Figura 1. Diagrama esquemático dos modos de tração e de carregamento, respectivamente, da topologia proposta em [6].



400 W e acima [8]. Os modelos e controle abordados neste artigo consideram modo de condução contínua dos indutores.

# C. Boost intercalado

O uso de fases adicionais em conversores reduz a corrente conduzida por cada uma delas, reduzindo esse parâmetro de projeto para os interruptores projetados. No conversor *boost* com controle adequado há também a redução nas ondulações de corrente de entrada e de tensão de saída para cada fase adicional. No entanto as fases adicionais levam à maior complexidade de controle e de construção [12].

## D. Modo de controle

Diferentes formas de controle são possíveis para esse tipo de conversor, incluindo o modo de corrente média [9], modo de corrente de pico [10] e controle por histerese [11]. Neste artigo é empregado o controle por modo de corrente média implementado digitalmente por meio de DSP.

## III. MODELAGEM DO CONVERSOR

Nesta seção será realizada a modelagem do modelo de pequenos sinais do conversor apresentado em [6], além da modelagem e projeto de controle usados no projeto em escala com indutores discretos.

Para a realização da correção de fator de potência, realizase o controle do conversor *boost* intercalado por meio de três malhas. Uma interna, de corrente de entrada, que determina a razão cíclica para seguir a referência de corrente, uma externa a ela, de tensão de saída, que determina a amplitude da referência de corrente e outra da tensão de entrada retificada, que determina a forma de onda da referência de corrente, conforme a figura 5.

Portanto, para o controle do conversor, são necessárias três medições: para a tensão retificada de entrada, da corrente retificada de entrada e da tensão de saída. Diante disso, como arcabouço para o controle utilizado neste estudo, é necessária a modelagem das funções de transferência da corrente de entrada do conversor pela razão cíclica e da tensão de saída pela corrente de entrada.

# A. Modelagem do conversor integrado

Para a modelagem do conversor integrado ao sistema de tração, de [6], tem-se a análise das etapas de sua operação. Também de [6], tem-se que, seja o motor usado um motor síncrono com rotor de polos lisos, as indutâncias do motor funcionam como indutâncias discretas, quando o motor tem os eixos d do motor e a do estator alinhados. Nesta seção será realizada a modelagem considerando-se polos salientes, na qual as indutâncias do motor funcionam como um indutor discreto e dois indutores reversamente acoplados.

A partir disso, desenvolveu-se, neste estudo, a modelagem em espaço de estados para encontrar o modelo médio do conversor, o modelo de pequenos sinais e, com isso, as funções de transferência usadas no controle, conforme proposto em [16] e estabelecido na literatura.

Considera-se

- modo de condução contínua dos indutores;
- valores médios de corrente e de tensão nos componentes para cada uma das etapas;
- baixas ondulações ao longo do período de comutação T;
- equilíbrio das correntes das fases intercaladas, tal que  $-i_b = -i_c = \frac{i_a}{2};$
- comutação instantânea dos interruptores e desprezo das perdas de condução;
- v<sub>c</sub> a tensão sobre o capacitor, R<sub>c</sub> a resistência série equivalente do capacitor, v<sub>dc</sub> a tensão sobre a carga e a carga um resistor de resistência R
- D' = 1 D
- as etapas, conforme figura 2, de condução de um interruptor t<sub>I</sub>, do outro interruptor, t<sub>II</sub>; de não condução dos interruptores, t<sub>III</sub> e de condução de ambos, t<sub>IV</sub>, tais que, para um período de comutação T e razão cíclica ao longo de período de comutação é D:

$$t_{\rm I} = \begin{cases} [0, D)T & , D < 0.5\\ [D - \frac{1}{2}, \frac{1}{2})T & , D > 0.5 \end{cases}$$
(1)

$$t_{\rm II} = \begin{cases} [\frac{1}{2}, \frac{1}{2} + D)T & , D < 0.5\\ [D, 1)T & , D > 0.5 \end{cases}$$
(2)

$$t_{\rm III} = \begin{cases} [D, \frac{1}{2})T\\ [\frac{1}{2} + D, 1)T \end{cases}, \ D < 0.5 \tag{3}$$

$$t_{\rm IV} = \begin{cases} [\frac{1}{2}, D)T\\ [0, D - \frac{1}{2})T \end{cases}, D > 0.5 \tag{4}$$







carregamento

tais que  $R_s$  seja a resistência série de cada fase,  $L_d$  e  $L_q$  sejam as indutâncias próprias em modelo d-q e  $M_s$  a indutância mútua média.

Figura 3. Diagrama do modelo elétrico do motor na posição usada para

 $L_2$   $R_s$  -j

(5)

(6)

R

 $R_s$ 

Tem-se assim que a indutância da fase "a" atua como indutância discreta enquanto que as fases "b" e "c" atuam como indutâncias reversamente acopladas.

2) Modelagem de pequenos sinais: Conforme realizado em [7] para um conversor boost intercalado de duas fases com indutores acoplados, realiza-se o equacionamento das 4 etapas de operação como modelo de grandes sinais e, considerando-se o modelo de grandes sinais e as durações das etapas descritas em (1)–(4), calcula-se o modelo de pequenos sinais:

$$\begin{cases} sL_{eq}\hat{i}_{a}(s) = \hat{v}_{in}(s) - R_{L}\hat{i}_{a}(s) - D'\hat{v}_{dc}(s) + V_{dc}\hat{d}(s) \\ sC_{dc}\hat{v}_{c}(s) = D'\hat{i}_{a}(s) - I_{a}\hat{d}(s) - \frac{\hat{v}_{dc}(s)}{R} \end{cases}$$

$$(7)$$

$$L_{eq} = \frac{3}{2}L_{1}, R_{L} = \frac{3}{2}R_{s}$$

$$(8)$$

1) Modelagem do motor: Em [6] modelou-se o motor conforme usado no conversor, seja a fase "a" a de entrada e "b" e "c" as fases conectadas às duas fases do conversor. Tem-se que para o posicionamento do rotor de forma que o eixo "d"do estator se alinhe ao eixo "a" do rotor, tem-se o modelo da figura 3, equacionado como:

A função de transferência para perturbações da corrente conforme perturbações na razão cíclica, considerando-se a saída como uma fonte de tensão  $V_{dc}$ :

$$\frac{\hat{i}_{\rm a}(s)}{\hat{d}(s)} = \frac{V_{\rm dc}}{L_{\rm eq}s + R_{\rm L}} \tag{9}$$

# B. Modelagem do protótipo em escala

O protótipo em escala é um conversor boost intercalado de duas fases com indutores discretos, conforme figura 4.

1) Malha da corrente: Para o projeto de controle, usouse a equação para perturbações da corrente de entrada por perturbações da razão cíclica, desprezando a resistência em série dos indutores:

$$\frac{i_{\rm L}(s)}{\hat{d}(s)} = \frac{2V_{\rm dc}}{sL} \tag{10}$$

2) Malha da tensão de saída: Para a malha de tensão é necessária a modelagem da impedância de saída. Considerando baixa frequência, em que a corrente de entrada, tensão e razão cíclica assumem valores médios e assumindo ganho ideal do conversor, tem-se:

$$Z_{\rm o}(s) = \frac{v_{\rm dc}(s)}{i_{\rm L}(s)} = D_{\rm med}'(R_{\rm c} + \frac{1}{sC_{\rm dc}})//R.$$
 (11)

Seja a tensão de entrada do conversor *boost* a tensão senoidal retificada de magnitude  $V_{\rm p}$ , a tensão de saída  $V_{\rm dc}$ , a razão cíclica d, a frequência angular da tensão de entrada  $\omega$ e a variável do tempo t, tem-se o ganho do conversor *boost* ideal operando como PFC:

$$\frac{V_{\rm dc}}{V_{\rm p}sen(\omega t)} = \frac{1}{1 - d(\omega t)} \tag{12}$$

Isso implica na função da razão cíclica ideal:

$$d(\omega t) = 1 - \frac{V_{\rm p}}{V_{\rm dc}} |sen(\omega t)| \tag{13}$$

Tem-se o complemento da razão cíclica média:

$$D_{\rm med}' = \frac{1}{\pi} \int_0^\pi \frac{V_{\rm p}}{V_{\rm dc}} sen(\omega t) \mathrm{d}\omega t = \frac{2}{\pi} \frac{V_{\rm p}}{V_{\rm dc}}$$
(14)

Figura 4. Diagrama elétrico do conversor boost corretor de fator de potência intercalado de duas fases.



Figura 5. Diagrama do esquema de controle.



O ganho inserido pelo produto com a tensão retificada senoidal unitária de referência é de:

$$K_{\rm v} = \frac{2}{\pi} \tag{15}$$

Considerando-se, ainda, o ganho de malha fechada de corrente em baixas frequências  $(s \rightarrow 0)$   $^{1}/_{H_{i}}$ , tem-se:

$$G_{\rm v} = \frac{K_{\rm v} Z_o(s)}{H_{\rm i}} \tag{16}$$

## IV. PARÂMETROS E PROJETO

Para o projeto do protótipo final, optou-se por uma tensão eficaz de entrada de 220 V, com frequência de 60 Hz, uma tensão de saída de 350 V, uma frequência de comutação de 80 kHz e uma carga de 1300 W. Assim, foram escolhidos, como interruptores, os transistores SiC FET UJ4C075023K4S, com tensão *source-drain* de até 750 V. Da documentação em [15] desse transistor, a soma dos tempos de subida e descida e os tempos de atraso de subida e descida para operação em 150°C e 40 A é de 70 ns, 0.56% do período de comutação escolhido. Optou-se por usar um capacitor eletrolítico para o capacitor de saída.

Para a ponte retificadora, foram escolhidos os diodos 60APU06.

Para o projeto e implementação do conversor em escala com indutores discretos, usou-se os parâmetros apresentados na Tabela I.

Tabela I PARÂMETROS DE PROJETO EM ESCALA.

Parâmetro	Símbolo	Valor
Tensão eficaz de entrada	$V_{\rm in,rms}$	20 V
Frequência de rede	$f_{g}$	60 Hz
Capacitância de barramento CC	$C_{\rm dc}$	220 µF
Indutância dos indutores	L	265 µH
Resistência da saída	R	$48.1 \Omega$
Res. série equivalente do capacitor	$R_{\rm c}$	$420 \text{ m}\Omega$
Tensão de saída	$V_{\rm dc}$	40 V
Frequência de comutação	$f_{\rm sw}$	80 kHz
Frequência de amostragem	$f_{\rm sam}$	160 kHz
Ganho da medição de corrente	$H_{\rm i}$	225
Ganho da med. de tensão de entrada	$H_{\rm vi}$	25/3
Ganho da med. de tensão de saída	$H_{\rm v}$	7.8

A. Cálculo de ondulação de corrente de entrada e de tensão de saída

As escolhas de capacitância e indutância, assim como outros parâmetros de projeto, determinam a qualidade das formas de onda esperadas, na forma de ondulação de 120 Hz da tensão de saída e ondulação máxima da corrente de entrada.

A partir de (13) tem-se o valor mínimo de razão cíclica:

$$D_{\min} = 1 - \frac{V_{\rm p}}{V_{\rm dc}} = 1 - \frac{20\sqrt{2}}{40} = 0.2929$$
 (17)

Sejam as ondulações de corrente e de tensão  $\Delta i_{\rm L}$  e  $\Delta v_{\rm dc}$ , respectivamente, tem-se, de [13] e conforme a tabela I e (17):

$$\Delta i_{\rm L} = \frac{V_{\rm in,rms} \cdot \sqrt{2} \cdot D_{\rm min}}{L \cdot f_{\rm sw}} = 0.3908 \text{ A}$$
(18)

$$\Delta v_{\rm dc} = \frac{1}{4} \frac{\frac{I_{\rm o}}{0.637}}{C_{\rm dc} \cdot 0.8 \cdot \pi \cdot f_{\rm g}} = 9.8379 \text{ V}$$
(19)

Desprezando-se as perdas, tem-se a porcentagem de ondulação durante o pico da corrente de entrada e da tensão de saída de calculadas de 16.61% e de 24.59%, respectivamente. Mas, conforme [14], as ondulações de corrente tem forma e amplitude não uniforme ao longo do semiciclo da rede.

#### B. O DSP TMS320F28379D

Usou-se, do DSP TMS320F28379D, o módulo "enhanced Pulse Width Control" (ePWM), operando com onda portadora triangular simétrica, com interrupções na base e no topo da portadora, para acionamento do módulo de "Analog-to-Digital" (ADC). Ao final de cada cíclo de operação deste módulo, é programada a interrupção para operação da lei de controle. É dispensado o uso do "Control Law Accelerator" (CLA), que poderia ser utilizado para maximização da performance da lei de controle, com tempo de cálculos mais curto.

Tem memória suficiente para operações de uso intensivo da memória, como a expressa em (24) e tempo de processamento da lei de controle em tempo inferior ao período de amostragem escolhido.

## V. CONTROLE

Realiza-se o projeto do compensadores proporcional integral (PI) da malha de corrente e da malha de tensão usando-se as funções de transferência (10) e (16) discretizadas para a frequência de amostragem  $f_{\rm sam}$  pelo método *zero-order hold* e com ganhos de medição  $H_{\rm i}$  e  $H_{\rm v}$ .

1) Malha de tensão de entrada: Para obter uma forma senoidal retificada com a amplitude unitária a ser usada como referência de forma para a corrente de entrada controlada, utilizou-se da malha de tensão de entrada.

Tem-se, para isso, a tensão medida de entrada, ainda na sua forma contínua, considerando-se uma defasagem  $\theta$ , de:

$$v_{i}(t) = V_{p} \cdot K_{vi} \cdot |sen(\omega t + \theta)|$$
(20)

Em seguida, integrando-se essa função para cada meio ciclo e multiplicando-se pelo período desse meio ciclo, obtém-se o valor médio da tensão retificada:

$$\overline{v}_{i} = \frac{\omega}{\pi} \int_{0}^{\frac{\pi}{\omega}} V_{p} K_{vi} |sen(\omega t + \theta)| dt = \frac{2}{\pi} V_{p} K_{vi}$$
(21)

Para a implementação em DSP, na forma discreta, tem-se que cada semiciclo da rede equivale ao número de amostras de:

$$K_a = \frac{f_{\rm sam}}{2f_{\rm g}} \approx 1333 \tag{22}$$

Analogamente, em relação à operação na forma contínua em (21), tem-se, de forma discreta:

$$\sum_{y=0}^{K_a-1} v_{i}[n-y] \approx \frac{2}{\pi} K_a V_p K_{vi}$$
(23)

Isso pode ser realizado com uma operação a cada amostragem, a partir da  $K_a$ -ésima amostragem, com uma memória dos  $K_a$  últimos valores de  $v_i(n)$ , iniciando-se com  $v_i[n-1]$ a  $v_i[n-K_a]$  zerados:

$$a[n] = a[n-1] + v_i[n] - v_i[n-K_a]$$
(24)

2) Malha de corrente de entrada: Da equação da planta (10), ganho de medição  $H_i$  e dos parâmetros escolhidos para o protótipo em escala, apresentados na tabela I, tem-se a planta:

$$G_{\rm i} \approx \frac{30188.67}{s} \tag{25}$$

E malha aberta não compensada:

$$G_{\rm i}H_{\rm i} \approx \frac{6792452}{s} \tag{26}$$

Realiza-se a discretização com método *zero-order hold*, obtendo-se a planta discreta:

$$\frac{1.886792}{z-1} \tag{27}$$

E a função de transferência de malha aberta:

$$\frac{4.245283}{z-1}$$
 (28)

Projeta-se os compensadores PI com um polo em -1.56 kHz e ajusta-se o ganho tal que se obtém no diagrama de bode de malha aberta de corrente uma margem de fase de 57.8 graus, com frequência de cruzamento de 25.8 kHz. O compensador, na forma PI padrão:

$$C_{\rm i}(z) = 0.00235 \left( 1 + \frac{1}{0.000105} \cdot \frac{6.25 \cdot 10^{-6}}{z - 1} \right)$$
(29)

3) Malha de tensão de saída: Da equação da planta (16), ganho de medição  $H_v$  e dos parâmetros escolhidos para o protótipo em escala, apresentados na tabela I, tem-se a planta:

$$0.00053032 \frac{(s+1082.251)}{(s+93.682080)} \tag{30}$$

Tem um polo em -14.9100 Hz e um zero em -172.2456 Hz. Realiza-se a discretização com método *zero-order hold*, obtendo-se a planta discreta:

$$0.00053032 \frac{(z-0.9324)}{(z-0.9994)} \tag{31}$$

E a função de transferência de malha aberta:

$$0.0041365 \frac{(z - 0.9323791)}{(z - 0.9994147)}$$
(32)

Projeta-se o compensador com um zero sobre o polo da planta e ajusta-se o ganho para uma margem de fase de 90 graus, com frequência de cruzamento de 1.14 Hz. Assim, obtém-se o compensador, na forma PI padrão:

$$C_{\rm v}(z) = 0.158497 \left( 1 + \frac{1}{0.01059322} \cdot \frac{6.25 \cdot 10^{-6}}{z - 1} \right) \quad (33)$$

Adicionalmente, é implementado *anti-windup* para os compensadores. De corrente, com saturação da razão cíclica em 0.01 como mínima e 0.99 como máxima e de tensão para a saturação da amplitude de corrente de referência com mínima de 0 A e máxima de  $3.\overline{1}$  A.

## VI. RESULTADOS EXPERIMENTAIS PRELIMINARES

# A. Simulação

A simulação foi realizada no PSIM usando o nível de modelagem "ideal" para diodos e transistores. Foi simulada a resistência do transistor e do diodo interno de 39 m $\Omega$  e tensão direta do diodo de 1.39 V. Para a ponte retificadora, 4 diodos com tensão direta de 1.14 V e resistência de 60 m $\Omega$ . Conforme medições realizadas, foram utilizadas na simulação indutâncias de 262 µH e 267 µH. Usou-se "*Simplified C Block*" para simular o comportamento do DSP.

Em ensaios preliminares com o ADC do DSP observouse um ruído na medição da tensão de entrada. Assim, na simulação, adicionou-se a medição da tensão de entrada um ruído de  $\pm 1.3$  V. Também adicionou-se um atraso de meio período de amostragem para todas as medições.

Na figura 6, tem-se o resultado da simulação da referência de corrente, a corrente de entrada retificada, a tensão de saída, a tensão de entrada, a corrente de entrada e as correntes dos dois indutores, respectivamente. Tem-se uma taxa de distorção harmônica da corrente de entrada de 9.58%. Tem-se também a ondulação da tensão de saída de 11.97 V, 121.67% a calculada em (19).

#### B. Experimental

No arranjo experimental usou-se:

- o circuito de potência em placa de circuito impresso de uma camada projetado para potências de até 3kW;
- placa de desenvolvimento com DSP LAUNCHXL-F28379D Development kit
- placa mãe DSPMB-LAUNCHXL-F28379D-V1;
- Transistor SiC MOSFET UJ4C075023K4S;
- diodos para ponte retificadora 60APU06;
- capacitor eletrolítico para barramento de saída;
- resistor de 50 W para carga;
- transdutor de corrente de efeito hall LA-100-P;
- circuitos de medição com optoacoplador ACPL-C87A.

Nessa etapa de projeto, usou-se indutores discretos ao invés de um motor elétrico, conforme já mencionado, implementandose um conversor boost intercalado de duas fases corretor de fator de potência. Os ensaios foram realizados conforme parâmetros da tabela I, como ensaio prévio antes do uso do motor, instalação do capacitor final, dissipador de calor, carga



de maior potência, tensão de entrada de 220 V e tensão de saída de 350 V.

Os resultados foram obtidos usando um osciloscópico TPS2014B, com ponteira de tensão Tektronix P5200 e ponteira de corrente Tektronix A622.

No ensaio da figura 7, a tensão eficaz de entrada era de 19.63 V e nela são apresentadas a corrente de entrada e a tensão de saída, no canal 1 e 2, respectivamente. A tensão de saída medida tem uma média de 40 V, e a oscilação de 120 Hz é de 11.9 V. A tensão de medida apresenta alguns picos típicos da forma de medição realizada, devido a impedância das ponteiras de tensão [18].

Diante do exposto, verifica-se a fidelidade do modelo si-

mulado, visto que há semelhança das formas de onda simuladas com as formas de onda medidas, com semelhança das ondulações de mais alta frequência presentes no sinal de corrente medida e simulada.

#### VII. AGRADECIMENTOS

O presente trabalho foi realizado com apoio da Coordenação de Aperfeiçoamento e Pessoal de Nível Superior - Brasil (CAPES/PROEX) - Código de Financiamento 001.

## REFERÊNCIAS

- M. Yilmaz and P. T. Krein, "Review of the Impact of Vehicle-to-Grid Technologies on Distribution Systems and Utility Interfaces," in IEEE Transactions on Power Electronics, vol. 28, no. 12, pp. 5673-5689, Dec. 2013, doi: 10.1109/TPEL.2012.2227500.
- [2] M. Yilmaz and P. T. Krein, "Review of Battery Charger Topologies, Charging Power Levels, and Infrastructure for Plug-In Electric and Hybrid Vehicles," in IEEE Transactions on Power Electronics, vol. 28, no. 5, pp. 2151-2169, May 2013, doi: 10.1109/TPEL.2012.2212917.
- [3] F. Un-Noor, S. Padmanaban, L. Mihet-Popa, M. Nurunnabi Mollah, and E. Hossain, "A Comprehensive Study of Key Electric Vehicle (EV) Components, Technologies, Challenges, Impacts, and Future Direction of Development," Energies 10, no. 8: 1217, 2017, doi: 10.3390/en10081217.
- [4] A. Khaligh and M. D'Antonio, "Global Trends in High-Power On-Board Chargers for Electric Vehicles," in IEEE Transactions on Vehicular Technology, vol. 68, no. 4, pp. 3306-3324, April 2019, doi: 10.1109/TVT.2019.2897050.
- [5] M. Valente, T. Wijekoon, F. Freijedo, P. Pescetto, G. Pellegrino and R. Bojoi, "Integrated On-Board EV Battery Chargers: New Perspectives and Challenges for Safety Improvement," 2021 IEEE Workshop on Electrical Machines Design, Control and Diagnosis (WEMDCD), Modena, Italy, 2021, pp. 349-356, doi: 10.1109/WEMDCD51469.2021.9425666.
- [6] C. Shi, Y. Tang and A. Khaligh, "A Single-Phase Integrated Onboard Battery Charger Using Propulsion System for Plug-in Electric Vehicles," in IEEE Transactions on Vehicular Technology, vol. 66, no. 12, pp. 10899-10910, Dec. 2017, doi: 10.1109/TVT.2017.2729345.
- [7] Z. Dai, J. Liu, K. Li, Z. Mai, and G. Xue, "Research on a Modeling and Control Strategy for Interleaved Boost Converters with Coupled Inductors,"Energies, vol. 16, no. 9, article 3810, 2023. doi: 10.3390/en16093810.
- [8] X. Zhang, B. Wang, H. Ding, and D. Xu, "Study of CCM Boost PFC based on Simulink," Proceedings of The 7th International Power Electronics and Motion Control Conference, 2012, doi: 10.1109/ipemc.2012.6259102.
- [9] W. Zhang, G. Feng, Y. Liu and B. Wu, "A digital power factor correction (PFC) control strategy optimized for DSP," in IEEE Transactions on Power Electronics, vol. 19, no. 6, pp. 1474-1485, Nov. 2004, doi: 10.1109/TPEL.2004.836675.
- [10] J. P. Gegner and C. Q. Lee, "Linear peak current mode control: a simple active power factor correction control technique for continuous conduction mode," PESC Record. 27th Annual IEEE Power Electronics Specialists Conference, Baveno, Italy, 1996, pp. 196-202 vol.1, doi: 10.1109/PESC.1996.548581.
- [11] J. J. Spangler and A. K. Behera, "A comparison between hysteretic and fixed frequency boost converters used for power factor correction," Proceedings Eighth Annual Applied Power Electronics Conference and Exposition,, San Diego, CA, USA, 1993, pp. 281-286, doi: 10.1109/APEC.1993.290619.
- [12] Magne, P., Ping Liu, Bilgin, B., and Emadi, A. (2015). "Investigation of impact of number of phases in interleaved dc-dc boost converter," 2015 IEEE Transportation Electrification Conference and Expo (ITEC). doi: 10.1109/itec.2015.7165754.
- [13] Texas Instruments. (2005). "350-W Two-Phase Interleaved PFC Preregulator Design Review," Application Report SLUA369B, Feb, 1-22.
- [14] L. Balogh and R. Redl, "Power-factor correction with interleaved boost converters in continuous-inductor-current mode," Proceedings Eighth Annual Applied Power Electronics Conference and Exposition,, San Diego, CA, USA, 1993, pp. 168-174, doi: 10.1109/APEC.1993.290634.
- [15] "UJ4C075023K4S Datasheet," United Silicon Carbide, Inc., 2021.

- [16] R. D. Middlebrook and S. Cuk, "A general unified approach to modelling switching-converter power stages," 1976 IEEE Power Electronics Specialists Conference, Cleveland, OH, USA, 1976, pp. 18-34, doi: 10.1109/PESC.1976.7072895.
- [17] V. Vorperian, "Simplified analysis of PWM converters using model of PWM switch. Continuous conduction mode," in IEEE Transactions on Aerospace and Electronic Systems, vol. 26, no. 3, pp. 490-496, May 1990, doi: 10.1109/7.106126.
- [18] "Probing Techniques for Accurate Voltage Measurements on Power Supplies with Oscilloscopes", Tektronix, Application Note, 2019.